16bitで行ってみよう

どーも、相変わらずな毎日を送ってますです、はい。
さて、3月から始まった某プロジェクトですが、要はまあ、いわゆる卒研というやつでして、
私はFPGAでCPUなんぞを作っております。
バス幅、命令長16bitのRISCで、独自の命令セットだったりします。
こんなの作ってるのでパタヘネ読んでるわけです。
んで、周辺機能としてΔΣDACとかいろいろ書いてます。
サーボも動かす予定です。
まだバグありですがコアは700スライス弱で収まりそうです。
1年前にはろくにVerilogできなかったわけだから、こんなものかなぁと思ってます。
そして、原始的なやつですが、自分で仕様を決めて、さらにCPUの（プログラムのではない）デバッグをやってると、流石に機械語も頭に入る入る。普通に16進で機械語が打てるようになってしまいました。
まあ、それがしやすいような命令セットにはなっているのですがね。

さて、この卒研なのですが、先ごろ中間発表会がありまして、
いろんな班の発表を見ました。
今年はハード系が多いのかなーとちょっぴり思ったり。
発表会も活気があってよかったなーと思いましたー。
我が班も質問をいただいて、興味をもってもらえたのかなーと思ったり。
ちなみに発表会は自分のいるクラスの物のみしか見ていないので、
他のクラスがどうなのかも興味があるなあと思う今日この頃です。